招贤纳士
ASIC 数字电路设计 leader (转发模块设计)
工作职责
- 设计高性能、高规格的ASIC模块，从Spec到RTL实现；
- 领导团队并负责模块规格定义、RTL编码、Lint&CDC检查、综合、形式验证以及时序收敛等；
- 与建模团队合作交付架构规范；
- 和验证团队和软件团队合作进行芯片功能验证；
- 参与芯片的实验室调试、验证。
任职资格
- 10年以上网络ASIC数字设计或架构经验；
- 具有Verilog HDL编码的实践经验，能够从头开始实现IP/模块；
- 具有团队管理或领导经验；
- 熟悉以太网组网协议，如IPv4/IPv6, VXLAN Tunnel；
- 熟悉转发业务模块概念及实操；
- 具有Verilog和UVM验证知识者优先；
- 精通Unix/Perl/Python脚本者优先；
- 积极主动，注重细节，有责任心；
- 良好的团队合作精神和沟通能力。
工作地点
杭州/上海/南京/成都/北京/台湾
投递此职位
发送邮件